Analyse multi-échelles des déformations/contraintes sur des assemblages électroniques complexes : application à la technologie flip-chip
Anne_laure Lebaudy  1, *@  , Raphaël Pesci  1, *@  
1 : Laboratoire d'Etude des Microstructures et de Mécanique des Matériaux  (LEM3)  -  Site web
Arts et Métiers ParisTech, CNRS : UMR7239
4 rue Augustin Fresnel 57078 METZ CEDEX 03 -  France
* : Auteur correspondant

Afin de faire face à la concurrence internationale et de se positionner avantageusement sur le marché, les fabricants de composants électroniques développent continuellement de nouveaux dispositifs plus performants et plus compacts. L'intégration 3D a notamment émergé afin de contourner les limitations de la technologie planaire. Dans cette configuration, différentes puces sont interconnectées les unes avec les autres et empilées verticalement. Ces architectures peuvent être problématiques en raison de la densification des interconnexions et de la présence de matériaux hétérogènes. En effet, les variations de température induites par le procédé de fabrication et le cycle de vie génèrent des différences de dilatation thermique introduisant des contraintes internes dégradant les performances et la fiabilité de l'assemblage. C'est pourquoi il est essentiel aujourd'hui pour l'industrie électronique de pouvoir quantifier les champs de contraintes dans les composants à différentes étapes de l'assemblage, et ce pour différentes échelles d'observation. Dans ce but, la modélisation éléments finis a largement été employée afin de pouvoir prédire l'apparition de déformations/ contraintes sous différents types de chargement. Cependant, la complexité de la géométrie des assemblages électroniques est devenue telle que de nombreuses hypothèses sont nécessaires afin d'obtenir des temps de calcul acceptables. De même, des connaissances insuffisantes dans le domaine du comportement des matériaux qui constituent la structure limitent la précision des résultats obtenus. Dans cette étude, une analyse multi-échelles complète d'un assemblage flip-chip à l'aide de différentes méthodes expérimentales d'analyse de contrainte a été réalisée sur un assemblage de type flip-chip. Parmi ces techniques, la diffraction des rayons X de laboratoire, la diffraction Kossel et la microdiffraction Laue (essais réalisés sur la ligne BM32 à l'ESRF de Grenoble) ont été exploitées. La présentation décrira les moyens mis en œuvre pour réaliser ces différentes analyses sur une architecture multi-couches et les résultats présentés seront mis en lien avec les valeurs numériques obtenus avec différentes modélisations éléments finis.


Personnes connectées : 1